用16K×8位的DRAM芯片构成K ×32位存储器
发布网友
共5个回答
热心网友
存储总容量为KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其中使用一片2：4 译码器。
根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有us 的死时间，字扩展有串联 位扩展有并联，要4*4=16个DRAM芯片。
工作原理
存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。
以上内容参考：百度百科-存储器
热心网友
根据题意，存储总容量为KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，
共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成
整个存储器，其中使用一片2：4 译码器。
(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，
如果采用集中刷新，有us 的死时间，肯定不行
如果采用分散刷新，则每1us 只能访存一次，也不行
所以采用异步式刷新方式。
假定16K*1 位的DRAM 芯片用128*128 矩阵存储元构成，刷新时只对128 行进行异步
方式刷新，则刷新间隔为2ms/128 = 15.6us，可取刷新信号周期15us。
刷新一遍所用时间＝15us×128＝1.92ms
图我画不好自己找本书画吧
热心网友
存储总容量为KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，
共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成
整个存储器，其中使用一片2：4 译码器。
(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，
如果采用集中刷新，有us 的死时间，肯定不行
字扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
热心网友
字扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
用2组地址线还有4条数据线还有。。。 记不清了
呵呵 不好意思啊
热心网友
扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
用2组地址线还有4条数据线还有。。。 记不清了
呵呵 不好意思啊
