(12)实用新型专利
(10)授权公告号(10)授权公告号 CN 203983279 U(45)授权公告日 2014.12.03
(21)申请号 201320747986.X(22)申请日 2013.11.25
(73)专利权人苏州贝克微电子有限公司
地址215011 江苏省苏州市高新区竹园路
209号3号楼1404室(72)发明人不公告发明人(51)Int.Cl.
H01L 27/02(2006.01)H02H 9/04(2006.01)
(ESM)同样的发明创造已同日申请发明专利
权利要求书2页 说明书8页 附图4页权利要求书2页 说明书8页 附图4页
(54)实用新型名称
一种电源电压负载转储保护电路(57)摘要
一种电源电压负载转储保护电路，包括一个输出焊盘；一个电源电压焊盘，串联连接在电源和用于从电源接收电源电压的运算电路；一个MOS输出上拉晶体管，其形成在半导体衬底中，源极连接到电源焊盘，漏极连接到输出焊盘，栅极被连接来从运算电路接收输出信号，输出上拉晶体管被构造成能承受超过预先选定的在它的源极和所述半导体衬底之间的源极和漏极之间的击穿电压，并且检测装置连接在电源焊盘和输出上拉晶体管的栅极之间，用于检测超过预定电压的电源电压。
CN 203983279 U CN 203983279 U
权 利 要 求 书
1/2页
1.一种电源电压负载转储保护电路，其特征是：包括一个输出焊盘；一个电源电压焊盘，串联连接在电源和用于从电源接收电源电压的运算电路；一个MOS输出上拉晶体管，其形成在半导体衬底中，并包括源极，漏极和栅极，其特征在于，所述源极连接到电源焊盘，漏极连接到输出焊盘，栅极被连接来从运算电路接收输出信号，输出上拉晶体管被构造成能承受超过预先选定的在它的源极和所述半导体衬底之间的源极和漏极之间的击穿电压，并且检测装置连接在电源焊盘和输出上拉晶体管的栅极之间，用于检测超过预定电压的电源电压，并且关闭所述输出上拉晶体管；所述检测装置包括输出上拉晶体管,源极和栅极电极之间连接的开关，和一个负载转储检测锁存器，它有一个连接到电源焊盘的输入，一个连接到开关的输出，这样当电源焊盘处的电压超过预选值，锁存器的输出就会使开关关闭；其中开关包括一个MOS开关晶体管，其源极连接到电源焊垫，其漏极连接到MOS输出上拉晶体管的栅极，其栅极来接收锁存器的输出，使得当锁存器输出超过预选的电压时，开关晶体管导通。
2.根据权利要求1中所述的一种电源电压负载转储保护电路，其特征是：负载转储检测锁存器包括一个连接在电源焊盘与第一节点之间的第一电阻装置，连接到第一开关晶体管的栅极来提供一个锁存输出；一个第一MOS锁存晶体管，它的漏极连接到第一节点，源极连接到地电势，栅极连接到第二节点；一个第二MOS锁存晶体管，它的源极连接到电源焊盘，漏极连接到第二节点，栅极连接到第一节点；还有一个连接在第二节点和地电势之间的第二电阻装置；进一步包括连接在开关晶体管和地电势之间的第三电阻装置；进一步包括一个MOS输出下拉晶体管，它的漏极连接到输出焊盘，源极连接到地电势，栅极来接受运算电路的输出信号。
3.一种电源电压负载转储保护电路，其特征是：包括：(a)电阻装置，连接在电源焊盘和运算电路的其余部分之间，以限制运算电路的其余部分的电源电流；(b)用于防止过大的电源电压出现在运算电路的输出中的装置，包括：(i)一个MOS输出上拉晶体管，它有源极、漏极、栅极，源极连接到电源焊盘，栅极来从运算电路接收输出信号，漏极连接到输出焊盘；(ii)负载转储检测装置连接在输出驱动晶体管的源极和栅极之间，在响应到过度的电源电压，就关闭输出驱动晶体管；(iii)一个连接在输出上拉晶体管的栅极和运算电路之间的电阻，负载转储检测装置连接在电阻的一端和MOS输出上拉晶体管的栅极之间；(iv)这种类型的输出下拉晶体管，有源极、漏极、栅极，漏极来从运算电路接收输出信号，源极连接到地电势，栅极连接在电阻的第二端和运算电路之间。
4.根据权利要求1中所述的一种电源电压负载转储保护电路，其特征是：还包括一个电源电压焊盘；一个稳压输出焊盘；当稳压输出晶体管连接在电源焊盘和稳压输出焊盘之间，用来控制稳压输出焊盘的电压在一个预选值；一个用来产生等于预选值的参考电压的装置；比较器装置，连接在参考电压装置和稳压输出焊盘之间，来保持预选的电压在参考电压的电平；检测装置，连接在电源焊盘和稳压输出驱动晶体管之间，来检测电源电压，当超过预选值时，关闭稳压输出晶体管；其中稳压输出晶体管包括源极、漏极、栅极，它的源极用来从电源焊盘接收电压信号，漏极连接到稳压输出焊盘，栅极来从检测装置接收输出信号，稳压输出驱动晶体管被构造成能承受超过预先选定的在它的源极和所述半导体衬底之间的源极和漏极之间的击穿电压；所述检测装置包括输出上拉晶体管的源极和栅极之间连接的开关，和一个负载转储检测锁存器，它有一个连接到电源焊盘的输入，一个连接到开关的
2
CN 203983279 U
权 利 要 求 书
2/2页
输出，这样当电源焊盘处的电压超过预选值，锁存器的输出就会使开关关闭；中开关包括一个MOS开关晶体管，其源极连接到电源焊垫，其漏极连接到MOS输出上拉晶体管的栅极，其栅极来接收锁存器的输出，使得当锁存器输出超过预选的电压时，开关晶体管导通；负载转储检测锁存器包括一个连接在电源焊盘与第一节点之间的第一电阻装置，连接到第一开关晶体管的栅极来提供一个锁存输出；一个第一MOS锁存晶体管，它的漏极连接到第一节点，源极连接到地电势，栅极连接到第二节点；一个第二MOS锁存晶体管，它的源极连接到电源焊盘，漏极连接到第二节点，栅极连接到第一节点；还有一个连接在第二节点和地电势之间的第二电阻装置。
3
CN 203983279 U
说 明 书
一种电源电压负载转储保护电路
1/8页
技术领域：
[0001] 本发明是针对电路芯片上的保护，防止电源瞬变负载突降，在这样的电路中使用装置的结构，以及用于制造这些结构的方法。背景技术：
[0002] 集成电路器件在电源瞬变时特别容易损坏，除非提供保护电路。在一种最恶劣的被称为“自动的负载突降”的情况下可以被保护。这种情况可以用图1中所提供的曲线图进行说明。
[0003] 众所周知，在一个基本配置的自动电子系统中，电池和交流发电机并联连接在系统中的各种低电流逻辑电路的输入电源焊盘VDD。交流发电机能产生大的电流对电池进行充电，并提供其他汽车负载。一个“负载突降”事件发生时，发电机的负载断开，例如当电池接头松动或在较不严重的例子中，如当汽车的前灯被关闭。由于交流发电机的电流流过其固有的电感，建立了防止交流发电机的输出电流迅速变化的磁场。当交流发电机的负载突然减小、充电，从而建立在工作电路的VDD电源焊盘的电压仍然连接到交流发电机的输出。[0004] 如该图1所示，电压突然增加，或“负载突降瞬变”，被提供到VDD电源焊盘在t＝0时。这短暂的时间，可以表示为VDD14+46e-t/120毫秒。典型的汽车系统中，电压是非常接近电池的，并且随着与电池的距离增加而递减。例如，在发动机舱内瞬态电压可能达到80V，防火墙是60V，在乘客车厢是40V。[0005] 很明显，在系统中的逻辑电路必须保持在其正常的工作模式到16V的VDD电源电压。但是，如果电源电压VDD上升到高于16V，如负载突降瞬态事件，破坏电路的正常操作是允许的，但是不能引起内部电路的永久的损坏，通过它的输出它不能传递大于20V的电压到系统中的其他电路。当如图1所示，电源电压VDD返回小于16V，随着时间的推移，该电路必须返回到正常工作。
[0006] 解决问题的瞬变负载突降的传统方法就是提供一个外部无源元件，布置在电源和工作电路的电源焊垫之间。这通常需要外部阻容网络作为一个滤波器，防止电压激增。另外，一个外部电感器与工作电路串联插入到工作电路，来对抗瞬时的变化引起的瞬态电流。这些解决方案需要额外的元件，从而增加成本和消耗宝贵的系统内部空间。发明内容：[0007] 因此，本发明的一个主要目的是提供集成的保护，防止电源瞬变负载突降。[0008] 本发明的另一个目的是利用传统的加工技术的独特应用，提供集成的保护电路。[0009] 本发明的另一个目的是提供对内部的执行电路的电源瞬变，以及对通过内部电路的输出电压的瞬态提供集成的保护。
[0010] 负载突降保护电路本发明的这些和其它的目的，优点和特征将被更好地理解，通过结合下面本发明的优选实施例的详细描述、以及结合附图。[0011] 本发明的技术解决方案：
4
CN 203983279 U[0012]
说 明 书
2/8页
根据本发明，保护电路集成了工作在低电流的逻辑电路，这样，工作电路可以体验到VDD电源瞬变，恢复，然后返回到正常工作而免受永久性损坏。此外，保护电路确保瞬态电压不会通过其输出线到系统数据总线来遍历工作电路。它提供了一个有VDD16V电平和16V的外部逻辑信号电平的接口，来为集成稳压器和单片上电平转换电路提供进一步的保护。[0013] 在本发明的保护电路采用结隔离CMOS器件技术。有厚度约为1000埃栅氧化层的设备是用来提供一个9-16V汽车电源线和信号线接口。利用有厚度约400埃栅氧化层的设备提供5V逻辑和处理电路，这些器件均采用集成的5V稳压器。电压减少装置连接在VDD电源焊盘与运算电路之间，并且运算电路的其余部分用来限制通过运算电路的电压和电流。[0014] 因此，正如以上所述，三个集成电路区域得到了瞬变负载突降保护。首先，集成16V的低电流的逻辑电路通过将VDD电源焊盘连接到串联到这些电路的电源端子的较大值的多晶硅电阻，使它得到保护。其次，集成的16V高电流的输出信号的电路通过直接连接VDD电源焊盘到输出电路的P沟道MOS输出驱动器的源极，驱动器的漏极连接到输出信号的焊盘，使其得到保护。第三，集成5V稳压电源电路通过VDD电源焊盘连接到串联在稳压电路的p沟道MOS输出驱动器源极的多晶硅电阻，输出驱动器的漏极连接到5V稳压电源焊盘，使其得到保护。
[0015] 每个p沟道MOS驱动器晶体管的栅极连接到一个集成的电源电压检测电路，当检测到供给水平大于16V，就短路栅极驱动到其源极以将其关闭。这些设备的每一个栅极也被通过一系列的高值N阱扩散电阻连接到通过正常工作的控制逻辑。
[0016] 所有上述的晶体管和电阻的独特设计能够承受最大的负载突降电压和电流的瞬态，也在制造的正常的处理过程中。
[0017] 本发明提出一种电源电压负载转储保护电路，包括一个输出焊盘；一个电源电压焊盘，串联连接在电源和用于从电源接收电源电压的运算电路；一个MOS输出上拉晶体管，其形成在半导体衬底中，并包括源极，漏极和栅极，其特征在于，所述源极连接到电源焊盘，漏极连接到输出焊盘，栅极被连接来从运算电路接收输出信号，输出上拉晶体管被构造成能承受超过预先选定的在它的源极和所述半导体衬底之间的源极和漏极之间的击穿电压，并且检测装置连接在电源焊盘和输出上拉晶体管的栅极之间，用于检测超过预定电压的电源电压，并且关闭所述输出上拉晶体管；所述检测装置包括输出上拉晶体管,源极和栅极电极之间连接的开关，和一个负载转储检测锁存器，它有一个连接到电源焊盘的输入，一个连接到开关的输出，这样当电源焊盘处的电压超过预选值，锁存器的输出就会使开关关闭；其中开关包括一个MOS开关晶体管，其源极连接到电源焊垫，其漏极连接到MOS输出上拉晶体管的栅极，其栅极来接收锁存器的输出，使得当锁存器输出超过预选的电压时，开关晶体管导通。
[0018] 进一步，负载转储检测锁存器包括一个连接在电源焊盘与第一节点之间的第一电阻装置，连接到第一开关晶体管的栅极来提供一个锁存输出；一个第一MOS锁存晶体管，它的漏极连接到第一节点，源极连接到地电势，栅极连接到第二节点；一个第二MOS锁存晶体管，它的源极连接到电源焊盘，漏极连接到第二节点，栅极连接到第一节点；还有一个连接在第二节点和地电势之间的第二电阻装置；进一步包括连接在开关晶体管和地电势之间的第三电阻装置；进一步包括一个MOS输出下拉晶体管，它的漏极连接到输出焊盘，源极连接到地电势，栅极来接受运算电路的输出信号。
5
CN 203983279 U[0019]
说 明 书
3/8页
本发明提出一种电源电压负载转储保护电路，包括：(a)电阻装置，连接在电源焊盘和运算电路的其余部分之间，以限制运算电路的其余部分的电源电流；(b)用于防止过大的电源电压出现在运算电路的输出中的装置，包括：(i)一个MOS输出上拉晶体管，它有源极、漏极、栅极，源极连接到电源焊盘，栅极来从运算电路接收输出信号，漏极连接到输出焊盘；(ii)负载转储检测装置连接在输出驱动晶体管的源极和栅极之间，在响应到过度的电源电压，就关闭输出驱动晶体管；(iii)一个连接在输出上拉晶体管的栅极和运算电路之间的电阻，负载转储检测装置连接在电阻的一端和MOS输出上拉晶体管的栅极之间；(iv)这种类型的输出下拉晶体管，有源极、漏极、栅极，漏极来从运算电路接收输出信号，源极连接到地电势，栅极连接在电阻的第二端和运算电路之间。[0020] 本发明提出一种电源电压负载转储保护电路，还包括一个电源电压焊盘； 一个稳压输出焊盘；当稳压输出晶体管连接在电源焊盘和稳压输出焊盘之间，用来控制稳压输出焊盘的电压在一个预选值；一个用来产生等于预选值的参考电压的装置；比较器装置，连接在参考电压装置和稳压输出焊盘之间，来保持预选的电压在参考电压的电平；检测装置，连接在电源焊盘和稳压输出驱动晶体管之间，来检测电源电压，当超过预选值时，关闭稳压输出晶体管；其中稳压输出晶体管包括源极、漏极、栅极，它的源极用来从电源焊盘接收电压信号，漏极连接到稳压输出焊盘，栅极来从检测装置接收输出信号，稳压输出驱动晶体管被构造成能承受超过预先选定的在它的源极和所述半导体衬底之间的源极和漏极之间的击穿电压；所述检测装置包括输出上拉晶体管的源极和栅极之间连接的开关，和一个负载转储检测锁存器，它有一个连接到电源焊盘的输入，一个连接到开关的输出，这样当电源焊盘处的电压超过预选值，锁存器的输出就会使开关关闭；中开关包括一个MOS开关晶体管，其源极连接到电源焊垫，其漏极连接到MOS输出上拉晶体管的栅极，其栅极来接收锁存器的输出，使得当锁存器输出超过预选的电压时，开关晶体管导通；负载转储检测锁存器包括一个连接在电源焊盘与第一节点之间的第一电阻装置，连接到第一开关晶体管的栅极来提供一个锁存输出；一个第一MOS锁存晶体管，它的漏极连接到第一节点，源极连接到地电势，栅极连接到第二节点；一个第二MOS锁存晶体管，它的源极连接到电源焊盘，漏极连接到第二节点，栅极连接到第一节点；还有一个连接在第二节点和地电势之间的第二电阻装置。
[0021] 对比专利文献：CN202424291U一种基于能量采集芯片的车载设备电源系统201220024900.6附图说明：
图1是一个曲线图，示出的电源负载突降瞬态期间随时间变化的电压。
[0023] 图2是示出根据本发明一个优选实施例的一个集成的负载突降保护电路的简化示意图。
[0024] 图3是一个用于展示图2中负载突降保护电路的p-沟道设备结构的剖视图。[0025] 图4是一个用于展示图2中负载突降保护电路的p-沟道设备进一步精细结构的剖视图。
[0026] 图5是一个根据本发明的，关闭逻辑电路的输出驱动器的集成负载突降检测锁存器的示意图。
[0022]
6
CN 203983279 U[0027]
说 明 书
4/8页
图6是一个在负载突降时的P沟道MOS驱动器晶体管的栅极电压的分析的示意
图。
图7是一个根据本发明的用于电源稳压器的集成的负载突降保护电路的示意图。[0029] 图8是一个用于分析图7中电源稳压器的负载突降电流的分析示意图。
[0028]
具体实施方式：
[0030] 图2展示了汽车的负载12，如汽车电池，通过开关S1连接到VDD电源焊盘13的集成电路10。交流发电机的电源16也连接到电源焊盘13。开关S1的打开代表工作干扰的出现，这将引起在图1所示类型的电源负载突降瞬态的发生。
[0031] 连接在VDD电源焊盘13和一个低电流逻辑电路14之间的是2KΩ的多晶硅电阻18。虽然多晶硅电阻18在图2中示出，但是应当理解，作为电阻它们可以是多个电阻并联连接的，每个这样的电阻被连接到一个单独的逻辑电路。[0032] 在汽车应用中，在低电流的逻辑电路14从0V到大约最大16V的电压正常的电池电压之间波动。在正常工作期间的电阻18两端的电压降将是小的，因为逻辑电路14需要非常低的电流来在正常条件下工作。然而，当如图1所示，在一个短暂的情况下，电阻18下降大多数瞬态电压来保护电路14中的设备时，与电源电压VDD上升到约60V。[0033] 因此，在本发明中，第一方面，多晶硅薄膜电阻18是根据串联在VDD电源焊盘13来保护并且提供电源给低电流的逻辑电路14。如上文所述，在电源瞬变时，电阻18起到限制逻辑电路14的电源电流。在正常工作情况下，每个多晶硅电阻18会通过小于50微安的电流，并且降不到100毫伏的电压。电阻18要制作足够大，以在负载突降瞬变期间免烧坏电源。因为它们被制造的过氧化层具有的厚度为6-12K埃，所以电阻18能够为逻辑电路14的其余部分隔离约60-120V的电压。所示的电阻18的大小，容易地实现在2μ×200微米。[0034] 驱动逻辑电路14的输出焊盘15的输出反相器，提出了一个更加困难的设计问题，因为它必须是低阻的驱动。例如
或者＜100欧姆的阻抗。其中VOH等于
在焊盘15的输出电压，IOH等于在焊盘15的输出电流。
[0035] 使用上面描述的多晶硅电阻与每个输出驱动器上的电源电压VDD串联，这是不切实际的，这是因为逻辑电路14通常有很多输出，这些大尺寸多晶硅电阻输出 驱动器设备会占用非常大的芯片面积，导致芯片面积的扩大。[0036] 因此，在根据本发明的第二方面，提供了一种负载突降保护电路，它检测电源的瞬态电压，并阻止其到达集成电路10的输出焊盘15。[0037] 当一个电源发生负载瞬变时，即当开关S1打开，VDD电源电压立即上升(如图1中所示)。当常开开关S3检测到瞬态时，它会关闭，因此，短路驱动器20的栅极和源极，来关闭驱动器20。如果开关S3为不存在，则负载突降电压会打开p沟道型的输出设备20并且满负载突降电流将通过装置20。这个电流将大到足以破坏的输出装置20和n-沟道输出装置22。它也将潜在地破坏数据总线上的元件，在大于20V时，在数据总线上的电流通过在这些条件下的低电阻的数据总线，
[0038]
毫安。
如上文所述，并且如将在下面更详细描述，本发明提供了一种检测电路，该电路关
7
CN 203983279 U
说 明 书
5/8页
闭输出驱动器20，并在负载突降瞬变时保护所有的寄生双极器件，其中20V≤VDD≤60V，然后返回输出驱动器20到正常运行，电源电压VDD返回到低于17V。[0039] 在集成电路10的正常工作期间，与电路10相关的数据总线需要被拉到满电池电压。要做到这一点，在正常工作条件下，输出驱动器20的额定电压为20V。然而，如将在下面更详细地进行说明，驱动器20也能够承受电源瞬态条件期间产生的高电压。[0040] 如上文所述，在根据本发明的第三方面中，输出驱动器20被构造成使得它能够承受它的在漏极关闭时栅极与它的源极之间的击穿电压40V，其源极和接地的VSS硅衬底之间的击穿电压60V。这可以通过提供一个独特的p沟道型，N阱MOS器件的设计是用来拉低输出引脚15来实现。一个传统的N沟道MOS装置22是用来拉低引脚15的输出。这两个装置20和22，制造成具有约1000埃的栅氧化层厚度，提供的击穿电压BVDSS约等于20V。此外，将在下面更详细地说明，p-沟道器件20的击穿电压会到约42V，由于热电子注入到栅氧化层的漏-体雪崩击穿区附近。[0041] 参照图如图3所示，它是一个众所周知的现象，即热电子“e”会给场效应晶体管的栅氧化层充电，并减少在耗尽层中的电场强度，从而允许击穿电压的BVDSS 增加。由于这种效果，在输出驱动器20，当关闭开关S3所代表的专用负载突降保护电路，将使得漏极/源极电压VDS约42V，这样使输出电压VOUT小于或等于60V-42V＝18V。[0042] 更具体地，如图3所示，当装置20的源极和漏极上的电压差增加，根据定义不包含任何自由载流子区域的耗尽层变得更大，来使不断增加的电压减缓。电场创造这样的结果，因为自由载流子被剥离出来，留下了离子掺杂原子。因此，P+区有“h”作为自由载流子，被剥离，留下了负的硼离子。相反，在N-区域，电子被高的源极/漏极电势剥离，留下了正磷离子。这将创建正电荷在N-区，负电荷在P+区的，并产生一个大的电场横跨两者之间的交界处。由于VDD的电源电压增加时，电场变得更强，电子“e”的物理硅主材料撕离。这时，电子在电场作用下自由移动。由于装置20的多晶硅栅极是一起连接到正电势，电子被吸引到了正电势，自由电子“e”的迅速漂向多晶硅栅极。因此，自由电子跨越势垒进入栅氧化层，并提供一个负电荷的栅极氧化物。这种负电荷增加的交界处雪崩击穿电压BVDSS。[0043] 此外，利用MOS制造工艺构造电路的寄生双极器件，其能够承受从VDD节点(P+和N-)到VSS节点(P-)的60V的反向偏置，如示图4所示。[0044] 在传统的设计中，p沟道输出驱动器具有一个制造在设备的周围的N+保护环，以防止反转形成时产生高电压的I/O引脚。根据本发明的第四方面，如图4所示，p沟道型信道的输出驱动器20具有一个围绕它制造的场板25。该场板25被连接到输出缓冲区(即N阱)的最高电位，因此，不会在N-形成反型沟道区。此外，如后所述，在场板25的存在下，增加的N阱/P衬底结的雪崩击穿电压大于60V。
[0045] 图4中的场板现象使得N阱/P衬底结似乎是平面的，而事实上，它是弯曲的。因为电场是强弯曲区域，所以交界处的曲率降低了击穿电压。因此，将正电荷放在外面，超出PN结，并且延伸至负电位，在效果上，增加了交界处的曲率半径。[0046] 因此，根据本发明，而不是如图3所示的注入载流子，与N阱有相同的正电势的场板25，在物理上延伸到结，来增加雪崩击穿电压。相反，放置负电荷在场板25，即，使它的衬底的电势为负电势，使交界处好像是物理弯曲回来。这样，如果它是连接到扩散N阱区域，场板25的电场强度会降低；如果场极板连接到衬底，电场强度会增加。
8
CN 203983279 U[0047]
说 明 书
6/8页
因此，在输出驱动器20的设计中，三个条件得到满足，以维持N阱和P-衬 底之间，隔离在60V偏压下。首先，寄生双极晶体管在没有基极驱动的情况下保持关闭。其次，同时在垂直和水平方向上，N-扩散充分重叠P+扩散区，以防止击穿。第三，衬底掺杂是足够少，并且场板25充分重叠PN结，足以防止雪崩击穿。一般来说，根据本发明，场板的概念是利用在逻辑电路和保护电路中的任何时间下，一个N型阱的电阻或一个P沟道，N型阱的设备很容易给它施加60V的电压。[0048] 根据负载突降瞬态条件下，场板25的动作如图4所示。重叠的N-阱场板是“a+b”。
的电势目前横跨在硅表面上的距离是“a”的地方。硅表面上“b”区域的
电势是2φb＝0.6V。当重叠减小时，“b”的区域的距离变为0。然后，区域“a”减少。当区域“a”减小，PN击穿电压就会降低。为了获得最大的PN击穿电压，a＝c，其中的“c”的下方的N型阱扩散到P衬底的耗尽层。当a+b>c被源于多晶硅场板的电场E场板俘获，并且因为它们是由氧化和耗尽层与电流源隔离开来，所以不流动，这时，场板25下形成自由电子。[0049] 检测负载突降瞬态并且关闭p沟道型的输出驱动器20的一个实施例的电路示于图5。在图5中，p-沟道装置20中，开关晶体管33(被确定为在图2中的开关S3)和40KΩ电阻24对应于图2中类似的元件。
正如上文所述，为了关闭p-沟道输出驱动器20，需要关闭开关33。在图5所示的
电路中，这意味着检测器电路，包括电阻器32，晶体管28，电阻器30和晶体管26，必须产生一个激活开关晶体管33的栅极的节点V2的电压。因此，部件26、28、30和32被配置为形成一个简单的、由电源电压VDD控制的锁存器。当VDD电源电压变高时，晶体管26和28打开。当VDD电源电压下降回落到一个安全的水平，即低于17V，晶体管26和28关闭。[0051] 锁存器可以看做两个反相器，一个PMOS反相器和一个NMOS反相器，在一个循环中，n沟道型反相器的输出被提供到开关晶体管33的栅极。[0052] 如该图5所示，当电源电压VDD上升到高于晶体管26(BVDNSS～18V伴随着1000埃的氧化栅极的雪崩击穿电压，长的有效沟道长度，晶体管26有没有按照其ID和VDSS的曲线恢复)，然后，节点V2被钳位在BVDSS＝18V。如果电源电压VDD高于BVDSS+|VTP|19V，那么晶体管28和开关33会打开。当开关晶体管33导通时，输出驱动器20关闭防止以过量的负载突降电压在输出焊盘15上。如果输出电压VOUT被允许超过18V，则n沟道型的输出驱动设备(图2中的装置22)和在数据总线的外部元件可能会损坏。[0053] 示于图5中的负载突降检测锁存器中的设备的尺寸是这样，当VDD电压小于或 等于18V，锁存晶体管26和28将被关闭，即没有产生静态电流，开关晶体管33将被关闭。这是必需的，这样当电源电压VDD低于18V时，驱动器20会正常工作。要做到这一点，I4R32被设计为小于或等于VT26，当VDD小于18V，使晶体管26将被关闭，节点V2＝VDD。这是通过电阻32＝40KΩ，晶体管28的W/L＝30/70还有VT26＝1.7V实现的。此外，结合图4，通过使用N型阱和场板，电阻24、32和30都设计成能承受60V电压。[0054] 在瞬态条件下，晶体管26雪崩击穿。也就是说，当施加到晶体管26的电源电压VDD变得过高时，电流开始流过电阻30。这将打开晶体管28。反过来，晶体管28允许电流流过电阻32，使得晶体管26导通。所有这一切都开始由晶体管26的雪崩击穿。电阻器30限制电流，使晶体管26不被破坏，但导致锁存器打开并且导致开关晶体管33导通。相反，当VDD电源电压恢复到正常值，即小于17V，电阻32两端的电压变为低电平，晶体管26关闭，该锁
[0050]
9
CN 203983279 U
说 明 书
7/8页
存器复位，并且关闭开关晶体管33。[0055] 利用晶体管28和电阻32，构造负载突降检测锁存器，而不是删除它们的优点，当晶体管28的栅极被晶体管26的BVDSS钳位在18V的，并且电源电压VDD和晶体管28的源极上升至超过晶体管26的BVDSS，加上18V，那么节点V2将会被锁存器设置在0V。这将发生在负载突降瞬变大于36V的上升沿。锁存器将保持节点V2在0V直到在负载突降的电源电压VDD小于18V。因为锁存器，晶体管20被关闭，在大于或等于36V的负载突降的整个时间过程中(时间t＝0)，IOUT大约为0并且VOUT小于20V。
[0056] 当负载突降的幅度小于36V(时间t＝0)锁存器不会启动，但节点V2会保持在晶体管26的BVDSS等于18V。开关33将被打开，并能够使V3大于VDD-|VTP|，这样就使输出驱动器20是关闭的，如图6所述。
[0057] 图6提供了为输出晶体管20提供测试模型值的负载突降保护电路的设备33的工作和w/L比的示意图。电路工作可以被计算，通过使用下面的等式(其中VDS，VGS和VTO都是负值)结果都提供在表1中。
[0058]
[0059] [0060]
即
其中β＝7×10-6amp/V2VTP＝-1V
[0061] 当VGS20＝VDS33＞1V＝VTP时，晶体管20会关闭。[0062] 表1
[0063]
I3大于53μa时，这是晶体管27的饱和电流，那么晶体管27将被雪崩击穿。
[0065] 如图7所示，本发明还提供单片电源稳压的电源的负载突降保护。电源稳压电路依赖于用于输出驱动器20中相同的负载突降检测锁存器和开关电路，如上所述。[0066] 单片稳压的目的是降低电压VDD供电水平，这是从通过电池的大约9-16伏，到集成5V逻辑负载供应的5V。
[0067] 除了负载突降检测器和锁存器(即元件26，30，28和32)，开关晶体管S2和隔离电
[0064]
10
CN 203983279 U
说 明 书
8/8页
阻器34，一个100Ω的多晶硅电阻器39串联添加在稳压器的输出驱动器36。电阻器39是必需的，因为输出电压VREG不允许超过10V，由于在电路的低电压部分使用400埃的栅极氧化设备的雪崩击穿电压比较低。因此，给出了最大10V的稳压器的需求，并且限制p沟道设备36VDS＝40V，电阻39的处理60V的瞬态的额外的10V，如图8所示。[0068] 再次参考图7，3MΩ电阻38提供一个小电流通过齐纳二极管40，在N沟道器件42的栅极保持5V参考电压。N沟道器件42和44结合P沟道器件46和48，作为一个比较器电路，来保持电压VREG和设备42的栅极上的电压在相同的级别。由于N沟道器件44的栅极连接到电压VREG，两个N沟道器件42和44的栅极都保持在5V。因此，如果电压VREG变高，稳压器输出电压施加到P沟道器件36的栅极就会使装置36关闭。
[0069] 在稳压器中的电流的负载突降分析如图8所示。负载突降电流
从t＝0到t＝29毫秒。I＝100毫安到0毫安。
标准低电压制程技术是用来制造高压设备，如输出驱动器20，如上所述。因此，P
衬底，N型阱和场氧化区是按照常规的MOS工艺的步骤定义的。那么，厚700埃的栅氧化层铺在氧化区已被清除的区域。选定的区域的厚的氧化层然后进行屏蔽和蚀刻。一层很薄的氧化层然后铺在这些区域，来定义400埃薄栅氧化层，1000埃栅氧化物不清除这些区域的700埃的氧化物和场氧化区。然后，使用标准MOS处理，以完成该设备。
[0070]
本领域技术人员也会理解，本发明可以不同于上述的实例，所描述的实例仅为了说明的目的，而不是限制性的，并且本发明仅由权利要求限定范围。
[0071]
11
CN 203983279 U
说 明 书 附 图
1/4页
图1
图2
12
CN 203983279 U
说 明 书 附 图
2/4页
图3
图4
13
CN 203983279 U
说 明 书 附 图
3/4页
图5
图6
14
CN 203983279 U
说 明 书 附 图
4/4页
图7
图8
15
因篇幅问题不能全部显示，请点此查看更多更全内容